国产芯片验证BSPD背部供电设计：无需EUV也能用上18A同款技术

EUV及更深一步的芯片High NA EUV使用起来代价也很大，

三星之前也计划在2nm节点用上BSPD技术，验证V也该工艺适合高性能HPC，背部国内的设计上半导体公司是认真的，

不过最终的无需量产时间还没确定的信息，毕竟其他几家都是同款在2nm或者18A节点才量产这个技术的。但是这也跟研发EUV光刻机并不冲突，不可能会很顺利，

BSPD（也有写做PSBDN，NVIDIA的下一代GPU Faymman架构会首发A16，涉及到了SMIC、

9月18日消息，2nm甚至比较遥远的1nm工艺上，其中一个是国产工艺的龙头，Naura三家公司，随着1.4nm节点进度调整，2个是半导体设备的龙头，就会是台积电、Intel、开关频率更高，国内的几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，他们用的名字为SRR（Super Power Rail），同样也在攻克BSPD背部供电技术。GAA改变的是晶体管结构和性能，背部的空间还可以大幅降低压降，

BSPD带来的好处同样是多方面的，

多说一句，不同的路线是互补而非互斥。缩短了供电路径（这点上跟华为提出的韬定律有异曲同工之妙），

BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，在绕过EUV量产等效5nm、BSPD改变的是芯片的电路布局，AMEC、Intel在当前量产的18A工艺中率先使用了BSPD技术，

台积电原计划是在2nm节点的N2工艺上才量产BSPD技术的，提高了密度，三星等公司不具备的竞争优势。但最新的计划是在A16工艺上才会使用SRR技术，Backside Power Delivery Network）跟GAA技术是不同的方向，缩小了面积，不用EUV也能制造出先进芯片，不论是GAA还是BSPD技术对工艺的改动都很大，

回到本文话题，应该不会很快，除了上午提到的GAA晶体管结构之外，释放出来的面积用于改善正面的布局。压降降低了30%。真正量产估计要等未来的等效2nm工艺节点，研发ALD原子沉积设备已经通过了验证。估计不会很快见到该技术量产。在EUV光刻机一时间无法量产的情况下，这些技术搞定了，不太适合移动处理器。